自2017年新葡京平臺微電子推出首顆DIP25封裝的IPM？，至今已有上千萬顆？橛迷誶Ъ彝蚧АＫ贍艸魷衷諛慵業南匆祿，為你不辭辛苦地褪去污濁；它可能出現在你家的冰箱里，為食品的保鮮保駕護航；它還可能出現在你家的空調里，為你送來冬暖夏涼……
本文將帶你走近DIP25系列IPM，探討它強有力的心臟IGBT，了解它的短路測試方法、短路能力以及過流保護設置，也便于讓各位工程師朋友在應用中更得心應手。
1.短路測試
對于電機控制系統中，一個關鍵要求就是在負載短路時能安全關斷：當負載短路，集電極的電流迅速上升至極限輸出，器件能在此條件下安全關斷，系統能夠得到可靠保護；同時從另一方面說，短路時IGBT承受的電壓和電流應力在短路持續期間產生的能量是非常巨大的，因此可以把短路視為系統最惡劣的情況之一。
下圖所示，給出了新葡京平臺DIP25系列IPM短路電流及能力測試的原理圖，具體測試方法如下：
圖1 短路測試電路圖
以W相高側為例：
DIP25？镃SC接地，使能/SDW上拉5.1k至5V，VCC接15V，INWL接地或者懸空均可，VPN接400V高壓源，W相低側IGBT短路即W與NW用粗短線短路；
INWH接信號發生器，單脈沖輸出，幅值5V，脈寬設置為2us；
示波器電流探頭接IC，高壓探頭接P與W端口，普通探頭接INWH與COM，調節好量程，設置INWH信號上升沿觸發；
信號發生器觸發輸出，即可得到？閃相高側短路電流波形；
繼續增大INWH脈寬直至IGBT損壞，即可得到W相高側IGBT的短路能力。
Tc=125℃，VPN=400V，VCC=16.5V，實測波形如下：可以承受6uS。
圖2 短路測試實測波形
注意事項：
1）需注意測試平臺高壓側走線長度和寬度，注意粗短路線長度，因為會影響短路回路雜散電感和線路阻抗，進而影響短路電流測試值，同時也會影響電路關斷時的電壓尖峰大。
2）測試高側時，由VCC經自舉二極管供電，實際測試時可適當增加電壓彌補二極管壓降；
3）Csc短路是為了屏蔽IPM？櫚墓鞅；ぃ饈訳和V相時，Csc無需接地；
4）上高壓前需調試好弱電信號，信號輸出與預設時間一致，信號發生器應調至觸發輸出模式，以免上電導致模塊損壞；
5）示波器同時抓取VIN, VCE, ICE波形；
6）PN電壓可先加50V確認波形是否正：笤偌又400V；
7）拆裝？槭，注意先給PN放電，以免人體接觸后被電；
8）短路能力測試IPM？榭贍芑峁日眩⒁庹詰玻
9）確認測試的環境和？槲露仍贗PM模塊規格書要求范圍之內；
10）短路電流下降為結溫升高導致。
經測試，得到SDM06C60TA2的SCSOA曲線如下：Tc=125℃，VPN=400V。
曲線下面灰色陰影區為安全工作區。
圖3 SDM06C60TA2 SCSOA曲線
2.過流保護設計建議
DIP25系列IPM過流保護時序大致如下：發生短路，電流上升，CSC電壓上升，t1為CSC的RC濾波時間，檢測到過流點閾值后，經過一段延時VFO端口拉低，降低至IPM？槭鼓芄囟香兄島，LOUT輸出低，低側IGBT關斷。
圖4 過流簡易時序 圖5 VFO端口連接圖
VFO端口外圍連接如圖5所示，為保證？櫸⑸鞅；な鋇目煽啃，考慮到IPM的安全工作區，這里需要對保護響應時間有所要求，即從發生過流到FO拉低的總時間要小于3us，該時間主要有2段組成：
1.CSC的RC延遲時間，小于1.5us；
2.VFO放電時間，小于1.5us。
條件1小于1.5us，通過RC參數設置，建議Ccsc為1nF，Rcsc為1.5KΩ；
這里重點考慮VFO的放電時間的設置，出現過流保護時，VFO開漏NMOS打開，VFO電壓開始下降，有VFO濾波電容對NMOS放電，放電時間取決于濾波電容的大。∟MOS等效電阻為50Ω），當VFO電壓低于1.3V（典型值）時，？槭涑霾嘔嵐踩囟稀
出現保護故障輸出，內部NMOS導通，C1通過NMOS放電，此時該端口電壓為（理想情況下，公式暫不考慮內部恒流源放電）：
VFO=V0 +(V1-V0)× [1-e(-t/RC1)]——（公式1）
這里V0為出現保護前的VFO端口電壓，V1為VFO端口能放電到的最低電壓（通常取0.1V），VFO為t時刻電壓（保護時刻取VFO為使能關斷最小值0.8V），R為NMOS等效電阻取50Ω。代入公式1換算得到：
t=RC1 × ln[(V1 - V0)/(V1 -VFO)]=50Ω×C1 ×ln[(0.1 - V0)/(0.1– 0.8)]<1.5us
得到
C1<1.5/(50 ×ln[(0.1 - V0)/-0.7])——（公式2）
Tc=25℃下，VO與上拉電阻關系如下：
VO=VDD-0.11*R1——（公式3）
代入公式2，得到C1與上拉電阻R1的關系如下：
C1<1.5/(50 ×ln[(0.1 - (VDD-0.11*R1) )/-0.7]) ——（公式4）
例如：VDD=5V，上拉6.8K，溫度25°C，則V0=4.25V，得到C1＜16.85nF
圖6 VFO濾波電容與上拉電阻關系
為保證短路保護的可靠性，留足夠的余量，這里建議統一濾波電容取值為2nF。
注意事項：
1）為防止地線電壓波動導致VFO容易被誤觸發使能關斷？槭涑，VFO管腳的濾波電容應盡可能靠近管腳放置；
2）盡量在MCU的AD管腳處也放置一個1nF電容，以免走線過長導致的電壓波動；
3）根據整機應用實測情況，合理調整VFO濾波電容大小。
